PCB Forum Seoul 2017


  • 일시 : 2017년 6월 22일 (목) 오전 8시 30분
  • 장소 : 서울 반포 JW Marriott 3층 미팅룸 1 (약도보기)


설계의 복잡성 증가, 세계 시장의 압력 증가, 보다 차별화되고 신뢰성 있는 제품을 보다 짧은 시간 내에 제공해야 한다는 요구 증가, 전자제품 개발자들이 이처럼 끊임없는 업계의 변화를 따라잡기란 쉬운 일이 아닙니다. 적응에 힘쓰기보다는 변화의 주체가 된다면 어떨까요?

멘토가 주최하는 올해의 글로벌 PCB 포럼에서는 기업들이 스마트 혁신을 앞당겨 PCB 시스템 설계 분야에서 앞서갈 수 있는 방법을 살펴봅니다.

  • Agenda :
  • 08:30 - 09:20 등록 & Welcome Coffee  
    09:20 - 09:30 환영사  
    09:30 - 10:20 Novel System Architectures at 28Gbps/56Gbps Data Rates
    Samtec 이영매 지사장
      PCB Forum
    10:20 - 12:20
      Develop and Design Electronic Products in a Team; Concurrency & Collaboration
    - 홍중배 이사, 박성초 부장 & 이상훈 부장
    12:20 - 13:30 점심식사  
      Track 1
    Engineering
    Track 2
    Layout and Design through Manufacturing
    13:30 - 14:30
      Accurate channel modeling & extraction for system level SERDES analysis made easy
    - Christian Filip
      Multi-board System Design
    - 김병근 부장
    14:30 - 14:45 Coffee Break  
    14:45 - 15:45
      Applied Use Cases for DRC
    - 장성혁 이사
      Design for Reliability
    - 이상훈 부장
    15:45 - 16:45
      PCIe, USB 3.1 and  Ethernet channel interconnect compliance analysis- No IC vendor models  needed
    - Christian Filip
      xPCB Layout Tips & Tricks / What is new in VX.2.2
    - 김경록 과장 / 이수영 차장
    16:45 - 16:50 폐회사/경품추첨  

  • 세션 소개
    <Guest session>
  • Enabling PCB Design and Layout from DC to 56 Gbps

    발표자 : Samtec
    이영매 지사장

    PCB 설계 및 레이아웃 설계 요건은 고속 직렬 채널의 데이터 전송 속도가 빨라짐에 따라 증가하고 있습니다. 채널 성능이최적화 됨에 따라 최신 툴, 자원 및 서비스를 현 세대 및 차세대의데이터 전송속도로 액세스할 수 있는 능력이 요구되고 있습니다. Samtec의 기술 전문가들이 고속 데이터 전송용 직렬 채널의 발전 과정을 살펴보고, PCB 디자이너와 레이아웃 엔지니어들에게제공되는 설계 지원 에코시스템을 집중조명합니다.


    <Common session>

    Develop and Design Electronic Products in a Team; Concurrency & Collaborationt (팀 단위의 전자 제품 개발 및 설계, 동시병행 작업과 협력)

    발표자 : 홍중배 이사,
    박성초 부장 & 이상훈 부장

    설계 작업은 대부분 순차적으로 이루어지는데, 이는 그것이 우리가 알고 있는 방식이고 오래 전부터 그렇게 해왔기 때문일 경우가 많다. 그러나 협력을 통해 동시병행적으로 일하면 설계 과정에서 경쟁상의 이점을 극대화할 수 있다. 즉, 자원을 보다 유연하게 이용해 작업을 훨씬 더 빠르게 완료할 수 있다.
    본 세션에서는 설계 과정의 거의 모든 것을 동시병행적으로 수행할 수 있도록 해주는 놀라운 신개념들을 보여주고자 한다. 다수의 엔지니어들이 디자이너, RF 및 PCB 작업, 2D 및 3D 작업을 수행하거나 아직 배선 작업이 진행중인 상태에서 제조 준비를 시작하는 것 등이 그런 것들이다. 그리고 이 모든 것은 수작업에 의한 클린업 및 관리 작업 없이도 데이터 무결성을 보장하면서 이루어진다. 본 세션에서는 어떻게 통합된 흐름을 통해 개발 과정 전반에 걸쳐 협력하며, 데이터 무결성과 품질을 떨어뜨리지 않고도 동시병행적 설계를 실현하는지 확인할 수 있다. 또한 동시 개발되고 있는 시스템 내의 여러 보드 및 엘리먼트들을 관리하는 동시에 설계 무결성과 일관성 있는 커넥터 및 커넥티비티를 관리하는 방법도 확인하게 된다.


    Track 1
    <Engineering Track>

    Accurate channel modeling & extraction for system level SERDES analysis made easy (시스템 레벨의 SERDES 분석을 위한 정확한 채널 모델링 및 추출의 손쉬운 구현)

    발표자 : Christian Filip

    고속 채널의 정확한 인터커넥트 분석과 컴플라이언스 유효성을 보장하기 위해서는 인터커넥트를 정확하게 모델링 하는 것이 필수적이다. 균일한 귀환 경로를 갖춘 일관성 있는 전송선을 구현하기 위해 전통적인 2D 솔버로 분석을 수행할 수 있다. 그러나 비아, 시리즈 블로킹 캡(series blocking caps), 커넥터 핀필드(connector pinfields) 및 BGA 브레이크아웃 영역과 같은 3D 구조물의 경우에는 분석 작업이 더욱 복잡해진다.

    어떤 기업의 경우, 이 같은 3D 구조물의 분석 작업을 도맡고 있는 것은 일부 3D EM 솔버의 모호한 뉘앙스에 오랜 시간을 들여 친숙해진 소수의 이 분야 전문가들이다. 그 같은 툴에서 3D 구조물을 설정하고 메시를 생성하며 문제를 해결하는 과정은 그야말로 두려운 일이 될 수도 있다. 8, 16 및 28 Gb/s 직렬 인터페이스가 급속히 확산되는 추세이므로 보다 폭넓은 엔지니어링 분야 종사자들을 위한 솔루션이 필요하다. 이를 위해 우리는 3D 구조물 분석 기능을 보다 쉽고 직관적으로 포함시킬 수 있는 방법들을 개발했다.

    프리레이아웃 환경에서 비아와 같은 3D 구조물의 공통 템플릿을 맞춤화 함으로써 그 거동을 주어진 채널에서 살펴볼 수 있다. 3D 구조물의 다양한 설정들을 스위핑 하여 최적화된 설정을 생성한 뒤 이를 레이아웃 툴로 넘겨줄 수 있으며, 주어진 구조물이 실제 시스템에서도 동작할 것임을 알고서 보드에 사용할 수 있다.

    포스트레이아웃 단계에서는 채널을 자동적으로 3D 및 2D 구조물로 분해한 뒤 이를 효율적이고 정확하게 모델화할 수 있다. 이는 인터커넥트를 신속하게 분석하여 당면 프로토콜을 준수하는지 확인하는 데 도움을 준다.

    본 세션에서는 다음 번 고속 채널을 보다 빠르고 정확하게 분석하도록 도와줄 두 가지 방법을 집중조명 한다.

    Applied Use Cases for DRC (DRC 적용 사례)

    발표자 : 장성혁 이사

    PCB 설계는 IC 공급업체와 IEC가 정의하는 안전 규정에 따른 설계 지침을 준수해야 한다. 이를 위해 신호 무결성(SI) 및 전력 무결성(PI) 시뮬레이션이 널리 사용되고 있으며, 이는 LPDDR4 및 PCI 익스프레스와 같은 고속 버스에도 사용되어야 한다. 하지만 아직도 많은 점검 작업이 수작업으로 이루어지고 있다. EMI의 근본원인인 신호 레퍼런스 플레인의 변화, 신호 트레이스가 레퍼런스 플레인 갭을 크로스오버 하는 현상, 그리고 감결합 콘덴서의 위치 등을 점검하는 작업은 시뮬레이션을 통해 이루어지는 경우가 거의 없다. PCB 디자인을 스캔한 뒤 룰 기반의 점검 기능을 이용해 회로망을 분류하면 엔지니어는 최우선순위의 SI나 PI 문제에 집중할 수 있다.
    본 세션에서는 PCB 설계 검증 프로세스를 HyperLynx DRC를 이용해 자동화 하는 방법을 살펴보며, 이를 위해 DDR3/4, SerDes 및 연면거리(creepage) 점검을 예로 든다.

    PCIe, USB 3.1 and  Ethernet channel interconnect compliance analysis- No IC vendor models  needed (PCIe, USB 3.1 및 이더넷 채널 인터커넥트의 적합성 분석 - IC 벤더 모델 불필요)

    발표자 : Christian Filip

    PCIe-4와 같은 보다 새로운 산업표준 SerDes 프로토콜과 USB-3.1 그리고 보다 빨라진 이더넷 표준들로 인해 여러 분야의 PCB 디자이너들은 갈수록 더 큰 문제에 직면하고 있다. 한편으로는 속도가 매 세대마다 대략적으로 배가되고 있다. 반면에 사용되는 회로기판 소재는 비용증가를 막기 위해 이전 세대와 동일할 때가 많다. 이 때문에 PCB의 제조로 들어가기 전에 신호를 분석하는 일이 보다 고속에서는 더욱 중요해지고 있다.
    보다 새로운 표준들을 분석해야 할 필요성은 증가하고 있지만, 그 복잡성으로 인해 이 시스템들을 분석하기는 사실상 더욱 어려워지고 있다. 공공연히 얘기되지는 않지만, 설계주기에 할당되는 시간이 제한되어 있기 때문에 엔지니어들은 때때로 모호하게 작성되어 있는 사양에 대해 철저한 이해 없이 넘어갈 수 밖에 없을 때가 많은 것이 현실이다. 이는 서브시스템의 세부적인 분석을 제한한다. 포괄적인 분석을 위해 고려해야 할 몇 가지 측면은 Tx 및 Rx 패키지에 대한 가정사항, Tx 및 Rx 의 균등화 기능, 지터 그리고 가정된 종단부이다.

    본 프리젠테이션에서는 PCIe-4, USB-3 및 이더넷을 비롯해 널리 사용되는 인터커넥트 사양의 중요한 측면 몇 가지를 집중 조명한다. 또한 HyperLynx를 사용해 이러한 공통 표준들을 토대로 채널 인터커넥트 디자인을 손쉽게 설계 및 인증하는 방법도 보여준다. 이를 위해 복잡한 “IBIS-AMI” 모델을 사용할 필요도 없다.


    Track 2
    <Layout and Design through Manufacturing Track>

    Multiboard Systems Design (멀티보드 시스템 디자인)

    발표자 : 김병근 부장

    시스템의 복잡성이 증가함에 따라 개념정립의 매우 초기 단계부터 설계 프로세스 전반에 이르기까지 전역적이고 잘 통합된 접근방법을 채택해야 할 필요성이 점점 더 커지고 있다.
    많은 다분야 프로젝트에 엔지니어들의 동시 작업이 요구되지만, 이는 엔지니어들 간의 커뮤니케이션 공백으로 인해 혼란을 야기할 수 있다. 시스템 설계, 시스템 통합, ECAD, MCAD, 아날로그, 디지털, 신호 무결성/전력 무결성, 열, PCB 제조 등 여러 분야의 팀들은 서로 간에 효율적으로 의사소통 하고 협력할 수 있어야 한다.
    멀티보드 시스템 설계 흐름 전반에 걸쳐 긴밀한 통합이 이루어지므로, 데이터는 흐름 내의 모든 팀, 프로세스 및 설계 툴에 제공된다. 이러한 흐름에는 멀티보드 인터커넥티비티와 기능 분할, 스키매틱 설계, PCB 레이아웃, 케이블 설계, 시뮬레이션과 분석, 기계식 인클로저 설계, PLM과 같은 기업 시스템 등이 포함되며, 이중 어떠한 지점에서도 데이터를 수작업으로 재입력할 필요가 없다. 일단 캡처된 데이터는 흐름 전반에 걸쳐 재사용된다.
    요컨대, 여러 분야의 팀들이 서로 협력해 동시병행적으로 일하는 하나의 통합된 주체로서 설계 작업을 수행할 수 있게 하면, 보다 혁신적이고 높은 품질의 제품을 예측 가능한 일정에 따라 보다 짧은 시간 내에 보다 적은 비용으로 구현할 수 있는 이점을 누리게 된다.
    본 프리젠테이션에서 소개할 멀티보드 시스템 디자인(Multi-Board System Design) 기능은 바로 그 같은 요구에 정확히 부응하고 있다. 멀티보드 시스템 사양으로부터 완성된 PCB에 이르기까지 하드웨어 설계 전체를 보여주며, 케이블을 통합된 하나의 흐름으로 다룰 수 있다.

    Design for Reliability

    발표자 : 이상훈 부장

    신뢰성을 고려한 설계는 대개 인쇄회로 설계의 후처리 과정으로서, 진동 및 스트레스 검사를 위한 물리적 프로토타입을 필요로 한다. 그러나 이 프로세스는 프로토타입에 대해 파괴적으로 작용할 뿐만 아니라 많은 비용과 시간이 소요되고, 신뢰성 엔지니어링 부문의 전문가를 필요로 한다. 테스트를 통과하지 못할 경우에는 재설계나 우회 작업이 요구되고 추가 비용이 들게 된다.  따라서 가장 중요한 PCB에 대해서만 신뢰성 테스트를 수행한다. 본 세션에서 소개할 Xpedition DfR은 PCB의 진동 및 스트레스 분석을 위한 새롭고 고도로 자동화된 특허 시뮬레이션 툴로서, PCB 디자이너는 배치 작업 시의 어떠한 시점에서든 도메인에 대한 지식 없이도 분석 작업을 수행할 수 있게 된다. Xpedition DfR을 이용함으로써 불필요한 프로토타입을 없앨 수 있으며, 신뢰성 엔지니어는 필수적인 작업에 집중할 수 있다.

    xPCB Layout Tips & Tricks / What is new in VX.2.2 (레이아웃의 팁과 요령 / VX.2.2의 새로운 기능)

    발표자 : 김경록 과장 / 이수영 차장

    고객들은 설계 프로세스에 더욱 능숙해지고 싶다고 항상 말한다. 본 세션에서는 설계 자동화를 위한 팁과 요령을 공유하고, 보편성이 덜한 기능들에 대해 배우거나 스크립팅과 자동화의 구축을 통해 설계 환경의 효율성을 한층 더 높이는 방법을 배운다.


  • 행사안내
  • - 본 행사는 무료이며 점심식사 및 무료 주차가 제공됩니다.
    - 온라인 사전등록 후 등록확인 메일을 받으셔야 사전등록이 최종 완료됩니다.
    - 사전등록 후 참석하시고 설문지를 작성해주시는 분들께는 “긴급구조 SOS 키트”를 드립니다.
    - 세미나 종료 후 추첨하여 2분께 샤오미 공기청정기 미에어2(1), 발뮤다 토스터기(1)를 드립니다.
    - 본 행사는 멘토 그래픽스의 고객사/제품 사용자를 위해 준비된 자리로 행사 초청대상이 아니신 경우
      참석이 제한될 수 있습니다.
    - 준비된 자리가 한정되어 있으니 등록을 서둘러 주시기 바랍니다.
    - 행사문의 : 운영사무국 02-6000-4850 | mentor@pointcom.co.kr